This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-210361

(43)Date of publication of application: 20.08.1993

(51)Int.CI.

G09G 3/36 G02F 1/133

HO4N 5/66

(21)Application number: 04-016885

(71)Applicant: TOSHIBA CORP

TOSHIBA AVE CORP

(22)Date of filing:


31.01.1992

(72)Inventor: TSUZUKI KICHIJI

(54) DRIVING CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To miniaturize the device and to prevent spuriousness from being generated even when a liquid crystal panel having high resolution is driven. CONSTITUTION: An (n)-phase dividing circuit 33 divides the digital video signal from an A/D converting circuit 32 into (n) phases and outputs them while aligning their time bases with one another. Consequently, video signals of (n) sampling points are inputted to the liquid crystal panel 36 at the same time. A shift register in an X driver 37 shifts and supplies ON pulses to switches S1, S2... at a period which is (n) times of a sampling period, and (n) video signals are supplied in order to every (n) data lines of a display part 4, which is driven. Thus, the operation clock of the shift register is made low to drive the liquid crystal panel 36 having the high resolution without increasing the number of shift registers, thereby preventing the device from increasing in size and the spuriousness from being generated owing to an increase



LEGAL STATUS

[Date of request for examination]

in the number of signal lines.

01.12.1997

[Date of sending the examiner's decision of

09.07.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

NO. 1676 P. 56

decision of rejection]
[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

、(11)特許出願公開番号

特開平5-210361

(43)公開日 平成5年(1993)8月20日

(51)IntCL ⁵		識別配号	厅内整理番号	FI	技術表示窗所
G 0 9 G	3/36		7319-5G		•
G02F	1/133	505	7820-2K		•
H 0 4 N	5/66	102 B	9068-5C		


審査請求 未請求 請求項の数1(全14頁)

(22)出題日 平成4年(1992) 1月31日 神奈川県川崎市幸区堀川町72番地 (71)出願人 000221029 東芝エー・ブイ・イー株式会社 東京都港区新橋3丁目3番9号 (72)発明者 都築 吉司 東京都港区新橋3丁目3番9号 東芝エー・ブイ・イー株式会社内 (74)代理人 弁理士 伊藤 進	(21)出颐语号	特顯平4-16885	(71)出頭人 000003078 株式会社東芝
(72)発明者 都築 吉司 東京都港区新橋3丁目3番9号 東芝エ ー・ブイ・イー株式会社内	(22)出顧日	平成4年(1992)1月31日	神奈川県川崎市幸区堀川町72番地 (71)出願人 000221029 東芝エー・ブイ・イー株式会社
(74)代理人 弁理士 伊藤 進			(72)発明者 都築 吉司 東京都港区新橋3丁目3番9号 東芝
			(74)代理人 弁理士 伊藤 進

(54)【発明の名称】 液晶表示装置の駆動回路

(57)【要約】

【目的】高解像度の液晶パネルを駆動する場合でも、装置を小型化すると共に、スプリアスの発生を防止する。 【構成】 n相分割回路33はA/D変換回路32からのディジタル映像信号をn相に分割して時間軸を一致させてリカする。これにより、液晶パネル36にはn個のサンプリングポイントの映像信号が同時に入力される。Xドライバ37内のシフトレジスタはサンプリング周期のn倍の加速でオンパルスをシフトしてスイッチS1, S2, であるであり、n個の映像信号を表示部4のn本ずつのに与えており、n個の映像信号を表示部4のn本ずつのデータ線に順次与えて吸動する。ことにより、シフトレジスタの動を増加させることにより、シフトレジスタの動を増加させることにより、変更の数を増加させることにより、変更の数を増加させることにより、変更の数を増加させることにより、変更の数を増加させることにより、変更の数を増加させることによりで変更の表更の表更の表更を防止している。



【特許請求の範囲】

【請求項1】 映像信号をn(nは自然数)相の周波数成分に分割する分割手段と、

この分割手段の出力の時間軸を一致させて n 個の映像信号を出力する時間軸一致手段と、

複数のデータ線及び複数の走査線の交点にマトリクス状に形成される複数の画素電極を前記データ線を介して入力される映像信号及び前記走査線を介して入力される走査信号に基づいて夫々駆動する複数のスイッチング素子と、

前記複数の走査線に走査信号を供給する走査線駆動回路と、

前記複数のデータ線に夫々対応しオンパルスが供給されるとn本ずつのデータ線に前記時間軸一致手段からのn個の映像信号を夫々供給する複数のスイッチ回路と、前記複数のデータ線数に基づくサンプリング周波数の1/nの周波数の動作クロックが与えられて動作クロック

周期で発生したオンパルスをシフトさせ前記n本ずつの データ線に対応するスイッチ回路に順次与えるシフトレ ジスタ回路とを具備したことを特徴とする液晶表示装置 の駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置の駆動回路に関し、特に、高解像度の液晶パネルを用いたものに 好適の液晶表示装置の駆動回路に関する。

[0002]

【従来の技術】近年、液晶を用いた表示装置が普及している。例えば、ポケット液晶テレビジョン受像機、ラップトップ型コンピュータ用ディスプレイ装置及び液晶プロジェクター等が商品化されている。特に、液晶プロジェクターは大画面化が容易であること等から、高品位テレビジョン用としても期待されている。テレビジョン放送等の動画を表示する液晶パネルとしては、各画素に例えば薄膜トランジスタ(以下、TFTという)等のスイッチング素子を設けたアクティブマトリクス方式のものが多く採用されている。

【0003】図8はこのようなアクティブマトリクス方式の液晶パネルの構成を示すブロック図である。また、図9は図8中のXドライバ及び表示部の構成を具体的に示す説明図である。

【0004】液晶パネル1はXドライパ2、Yドライパ3及び表示部4によって構成している。図示しない極性反転回路によって所定周期で極性反転された映像信号は液晶パネル1の端子5を介してXドライパ2に供給する。液晶パネル1の入力端子6,7,8を夫々介して入力されたスタート信号、サンプルクロック及びOE(アウトブットイネーブル)信号はXドライパ2に与える。また、入力端子9,10を夫々介して入力される走査クロック及びスタート信号はYドライパ3に与える。

【0005】図9において、表示部4はマトリクス状に配列されたTFT11によって各画素を構成している。同一の水平ラインに配列された各TFT11のケートは共通接続して各走査線 Y1 , Y2 , …に接続し、同一の列に配列された各TFT11のドレインは共通接続して各デーク線 X1 , X2 , …に接続する。各TFT11のソースは図示しない透明電極に接続され、透明電極と図示しない共通電極との間にツイストネマティック等の液晶12を封入している。

【0006】 Xドライバ2は入力された映像信号をサンプリングホールドし、表示部4の各定査線X1, X2, …に信号を出力する。また、Yドライバ3は表示部4の各定査線Y1, Y2, …に走査信号を供給する。TFT11はYドライバ3が各定査線Y1, Y2, …に与えるハイレベル(以下、"H"という)の走査信号によってオンとなり、データ線X1, X2, …からの映像信号を透明電極に与える。こうして、透明電極と共通電極との間の各液晶を駆動する。

【0007】図10は液晶パネルの動作を説明するためのタイミングチャートである。

[0008]シフトレジスタ13は、表示部4の水平方向 画素数に対応したビット数を有しており、水平表示期間 の開始を示すスタート信号(図10(b))が供給されると、サンプルクロックに同期したタイミングで第1ビット目から順次オンにしてオンパルスを出力する。な お、サンブルクロックは表示部4の水平方向の画素数に 基づく周波数に設定する。例えば、表示部4の画素数が 500画素で、1水平期間が約63.5μ秒とすると、 サンブルクロックの周波数は約9.5MHzに設定すればよい。

【0009】入力端子5を介して入力された映像信号(図10(a))はスイッチ群の各スイッチ14を介して容量群の各容量15に供給する。各スイッチ14はシフトレジスタ13からのオンパルスによってオンとなって入力された映像信号をサンプリングしてホールドする。これにより、各容量15は1水平有効走査期間に表示部4の1ライン分の画素に対応した映像信号を保持することになり、ラインメモリとして機能する。

【0010】各容量15の出力をパッファ群の各パッファドライパ16に供給する。各パッファドライパ16は、図10(c)に示す0E信号のタイミングで各容量15の出力を増幅して表示部4の各データ線×1、×2、…に出力する。なお、OE信号は映像信号の水平ブランキング期間にオンとなる。一方、Yドライパ3は、図10(d)に示す走査信号を各走査線Y1、Y2、…に順次供給する。これにより、走査線Y1、Y2、Y3、…は、図10(e)乃至(f)に示すように、1水平期間毎に順次"H"となる。。こうして、オンパルスが供給された走査線に接続された各TFT11がオンとなって、Xドライパ2から各データ線X1、×2、…を介して供給される

(3)

【0011】ところで、適常×ドライバ2は中耐圧のCMOS集積回路によって構成しており、×ドライバ2内のシフトレジスタ13は動作クロックを数MHz以下の周波数に設定する必要がある。しかし、上述したように、動作クロック周波数は表示部4の画素数に基づく周波数に設定する必要があり、液晶パネルを高画素にすると、動作クロック周波数も高くしなければならず、図8の構成ではシフトレジスタは動作不能となる。そこで、×ドライバ内に数個のシフトレジスタを設けてシフトレジスタの動作クロック周波数を低くする方法を採用することがある。

【0012】図11はこのような従来の液晶表示装置の 駆動回路を示す説明図である。また、図12はその動作 を説明するためのタイミングチャートである。図12

- (a) はサンプルクロックを示し、図12(b) 乃至
- (g) は夫々第1乃至第6クロックを示し、図12
- (h) 乃至(m) は夫々第1万至第6スタート信号を示している。

【0013】 表示部4は2つのXドライバ21,22によって駆動される。Xドライバ21は3つのシフトレジスタ23 乃至25を有し、Xドライバ22は3つのシフトレジスタ26 乃至28を有している。Xドライバ21の出力は奇数列の画素に対応し、Xドライバ22の出力は偶数列の画素に対応する。Xドライバ21のシフトレジスタ23は第1,7,13,…列の画素に対応し、シフトレジスタ25は第3,9,15,…列の画素に対応し、シフトレジスタ25は第5,11,17,…列の画素に対応し、シフトレジスタ25は第5,11,17,…列の画素に対応し、シフトレジスタ27は第3,10,16,…

列の画素に対応し、シフトレジスタ28は第6,12,1

8. …列の画楽に対応する。

【0014】シフトレジスタ23乃至28にはサンブルクロ ック(図12 (a)) に代えて、夫々図12 (b) 乃至 (g) に示す第1、第3、第5、第2、第4及び第6ク ロックを与える。各クロックはいずれも6サンプルクロ ック周期で発生して、第1, 2, 3, 4, 5, 6, 1, 2,…クロックの順に、サンプルクロック周期で順次シ フトレジスタ23, 26, 24, 27, 25, 28, 23, …に与え る。一方、各シフトレジスタ23乃至28は第1、第3、第 5、第2、第4及び第6スタート信号によってオンパル スの発生を開始する。これらのスタート信号は、図12 (h) 乃至 (m) に示すように、第1, 2, 3, 4, 5,6スタート信号の順に、サンプルクロック周期で順 次発生する。従って、シフトレジスタ23, 26, 24, 27, 25, 28からはサンプルクロック周期でオンパルスが順次 発生する。これらのオンバルスをスイッチ群の各スイッ チ14に供給して、1ラインの映像信号を容量15にサンプ リングしてホールドする。図11では、各シフトレジス タの動作クロック周波数は、水平画素数から求めたサン

プルクロック周波数の1/6となり、シフトレジスタの 動作は可能となる。

【0015】しかしながら、シフトレジスタの動作クロック周波数を低くするために、複数個のシフトレジスタ毎にスタート信号及び動作クロックの位相を変化させる必要がある。例えると、6種類のスタート信号及び動作クロックを表々発信号及び動作クロックを表々発信号及び動作クロックを表々発信号及び動作クロックを表々発信号及び動作クロックを表々発信号及び動作クロックを表々発信号及が増加し、信号線相互間で影響を受けやすくなり、なる必ずに、液晶が増加し、できさも大きくなり、大幅なコストライパ内に設けるの大きさも大きくな通しまっ。特に、液晶パネル全体の大きさも大き、液晶パネルを対し、液晶パネルを対し、液晶パネルを対し、液晶パネルを対し、液晶パネルを対し、液晶パネルを対し、水幅なコストアップを招来してしまう。

[0016]

【発明が解決しようとする課題】このように、上述した 従来の液晶表示装置の駆動回路においては、シフトレジ スタの動作クロックをほ下させるために、メドライバ内 に複数個のシフトレジスタを設けると、信号線数が増加 して、スプリアスの原因になると共に、液晶パネルが大 型化してコストアップを招くという問題点があった。

【0017】本発明は、Xドライバに設けるシフトレジスタ数を増加させることなく高画素の液晶パネルを駆動することができる液晶表示装置の駆動回路を提供することを目的とする。

[0018]

【課題を解決するための手段】本発明に係る液晶表示装 置の駆動回路は、映像信号をn(nは自然数)相の周波 数成分に分割する分割手段と、この分割手段の出力の時 問輪を一致させてn個の映像信号を出力する時間軸一致 手段と、複数のデータ線及び複数の走査線の交点にマト リクス状に形成される複数の画素電極を前記データ線を 介して入力される映像信号及び前記走査線を介して入力 される走査信号に基づいて夫々駆動する複数のスイッチ ング素子と、前記複数の走査線に走査信号を供給する走 査線駆動回路と、前記複数のデータ線に夫々対応しオン パルスが供給されるとn本ずつのデータ線に前記時間軸 一致手段からのn歯の映像信号を失々供給する複数のス イッチ回路と、前記複数のデータ線数に基づくサンプリ ング周波数の1/nの周波数の動作クロックが与えられ て動作クロック周期で発生したオンパルスをシフトさせ 前記n本ずつのデータ線に対応するスイッチ回路に順次 与えるシフトレジスタ回路とを具備したものである。

[0019]

【作用】本発明において、分割手段は映像信号をn相の 周波数成分に分割し、時間軸一致手段は時間軸を一致さ せる。これにより、スイッチ回路にはn個のサンプル点 の映像データが同時に与えられる。シフトレジスタ回路

特開平5-210361

はサンプル周波数の1/nの周波数でオンパルスをシフトさせてスイッチ回路に順次出力する。スイッチ回路はオンパルスが入力される毎に、n個の映像信号をn本のデータ線に順次供給し、1水平期間で全データ線に映像信号を供給する。データ線に供給される映像信号と走査線に供給される走査信号とによってスイッチング素子を駆動して映像を表示する。

[0020]

【実施例】以下、図面を参照して本発明の実施例について説明する。図1は本発明に係る液晶表示装置の駆動回路の一実施例を示すブロック図である。図1において図8と同一の構成要素には同一符号を付してある。

【0021】入力端子31には映像信号を入力する。この映像信号はアナログ/ディジタル変換回路(以下、A/D変換回路という)32に与える。A/D変換回路32は、表示部4の水平方向画素数に基づくサンプリング周波数と同一個波数のA/Dクロックが供給されて、入力アナログ映像信号をディジタル信号に変換してn相分割回路33に出力する。

【0022】図2は図1中のn相分別回路33の具体的な 構成を示すブロック図である。なお、図2では4相分割 回路を示している。

【0023】A/D変換回路32の出力はn相分割回路33 のDフリップフロップFF1 乃至FF4 に入力する。D フリップフロップFF1 乃至FF4 は夫々クロックa乃 至dクロックが与えられ、ディジタル映像信号を取込ん で夫々DフリップフロップFF5 乃至FF8 に出力する ようになっている。なお、クロックa乃至クロックdの 周波数はサンプリング周波数の1/4であり、各クロッ ク相互間で位相がサンプリング周期だけずれている。こ れにより、表示部4の水平方向画祭に対応したサンプリ ングデータがDフリップフロップFF1 乃至FF4 から 出力されることになる。DフリップフロップFF5 乃至 FF8 にはクロックeを与える。クロックeの周波数は A/Dクロックの1/4であり、DフリップフロップF F5 乃至FF8 はA/Dクロックの4倍の周期でDフリ ップフロップFF1 乃至FF4 の出力の時間軸を一致さ せて出力する。すなわち、n相分初回路33は水平方向に 連続したn (実施例では4) サンプルポイントの映像デ 一夕を同時に出力することになる。

【0024】n相分割回路33からの4データはディジタル/アナログ変換回路(以下、D/A変換回路という)群34の各D/A変換回路D1 乃至D4 に与える。D/A変換回路D1 乃至D4 は入力されたディジタル映像信号をアナログ信号に変換して、夫々映像信号P1 乃至P4として液晶パネル36の入力端子群35の各入力端子 | 1乃至14 に出力するようになっている。

【0025】図3は図1中の液晶パネル36のXドライパ 37及び表示部4の具体的な構成を示す説明図である。 【0026】入力端子11はスイッチS1, S5, …に 接続し、入力端子 1 2 はスイッチ S 2 , S 6 , …に接続し、入力端子 1 3 はスイッチ S 3 , S 7 , …に接続し、入力端子 1 4 はスイッチ S 4 , S 8 , …に接続する。スイッチ S 1 , S 2 , …は、夫々、容量 C 1 , C 2 …に接続すると共に、パッファドライパ B 1 , B 2 , …を介して表示部 4 のデータ線 X 1 , X 2 , …に接続する。

【0027】本実施例においては、スイッチS1 乃至S 4 , スイッチ S5 乃至 S8 , …の各組み毎にシフトレジ スタ38から同時にオンパルスを供給するようになってい る。シフトレジスタ38は表示部4の水平方向画素数の1 /4のピット数を有している。シフトレジスタ38は端子 フを介してA/Dクロックの1/4周波数のクロックが 与えられて、端子6を介して入力されるスタート信号に よってシフトを開始し、 "H" にするピットをクロック タイミングでシフトさせるようになっている。すなわ ち、A/Dクロックの4倍の周期でオンパルスが順次ス イッチS1 乃至S4 、S5 乃至S8 、…に供給される。 【0028】スイッチS1, S2,…はオンパルスが供 給されると、オンとなって映像信号P1 乃至P4 を容量 C1 乃至C4 , C5 乃至C8 , …及びパッファドライバ B1乃至B4 、 B5 乃至B8 、…に供給する。容量C1 , C2, …は入力された映像信号を保持し、パッファ ドライバB1 . B2 . …は端子8を介して入力されるロ E信号のタイミングで保持された映像信号をデータ線X 1 , X2 , …に出力する。

【0029】表示部4の構成は従来と同様であり、マトリクス状に配設したTFT11によって各画素を構成する。各TFT11のゲートは各走査線Y1, Y2,…に接続し、ドレインは各データ線X1, X2,…に接続し、ソースは図示しない透明電極に接続して、透明電極と図示しない共通電極との間にツイストネマティック等の液晶12を封入している。Yドライバ3は各走査線Y1,Y2,…に走査信号を供給して、TFT11を駆動するようになっている。

【0030】次に、このように構成された実施例の動作について図4のタイミングチャート及び図5の説明図を参照して説明する。図4(a)はA/Dクロックを示し、図4(b)はA/D変換回路32の出力を示し、図4(c)乃至(f)は夫々クロックa乃至クロックロックは大々DフリップフロップドF1 乃至FF4 の出力を示し、図4(k)はクロックを示し、図4(l)乃至(a)は夫々Dフリップトを示し、図4(l)乃至(a)は夫々Dフリップのロックを示し、図4(l)乃至(a)は夫々DフリップのロップドF5 乃至FF8 の出力を示している。また、図5(b)乃至(e)は夫々図5(a)乃至(d)の映像信号を示している。図5中〇印はサンプリングポイントを示している。図5中〇印はサンプリングポイントを示している。

【0031】入力端子31には図5(a)に示す映像信号を入力する。A/D変換回路32は表示部4の水平方向画

素数に基づくサンブル周波数と同一周波数のA/Dクロック(図4(a))タイミングで映像信号をサンブリングして、例えば分解能8ビットの映像データA, B,…(図4(b))を順次n相分割回路33に出力する。

【0032】n祖分割回路33のDフリップフロップFF 1 乃至F F 4 には夫々図 4 (c) 乃至 (f) に示すクロ ックa乃至クロックdを与える。クロックa乃至クロッ クdはA/Dクロックの1周期ずつ位相がずれており、 DフリップフロップFF1乃至FF4 は図4(g)乃至 (j) に示すように、A/Dクロックの1周期だけずれ た位相で映像データA乃至D。E乃至H。…を順次出力 する。この場合には、DフリップフロップFF1 乃至F F4 の出力は入力映像信号の1/4の周波数帝域となっ ている。これらの映像データA. E. …、映像データ B, F, …、映像データC, G, …及び映像データD, H. …は夫々DフリップフロップFF5乃至FF8 に与 える。DフリップフロップFF5 乃至FF8 は、図4 (I) 乃至(o) に示すように、A/Dクロックの1/ 4周期で発生するクロックe(図4(k))のタイミン グで入力映像データA乃至D、E乃至H、…を同時に出 カする。こうして、図5 (a) に示す映像信号のサンプ ルデータ P1 乃至 P4 は、n 相分割回路33によって、図 5 (b) 乃至 (e) に示すように同時に出力される。 【0033】これらの映像信号P1 乃至P4 は夫々入力 端子 | 1 乃至 | 4 を介してスイッチ S1 乃至 S4 , S5 乃至S8,…に与える。シフトレジスタ38はA/Dクロ ックの1/4周波数のクロックでオンパルスを順次シフ トさせる。こうして、A/Dクロックの4倍の周期毎に オンバルスがスイッテS1 乃至S4 、S5 乃至S8 、… に順次与えられる。スイッチS1 、S2 、…はオンパル スが供給されると、映像信号P1 乃至P4 を容量C1, S2 , …にホールドさせると共にパッファドライバB1

, B2, …を介して表示部4のデータ線X1, X2, …に与える。こうして、水平方向に連続した4サンプルポイントの映像信号をサンプル周期の4倍の同期で同時に4本ずつのデータ線に供給する。そして、1水平期間に1ライン全ての囲素に映像データを供給し、Yドライパ3からの走査信号によってTFT11を駆動して、画面上に映像を表示する。

【0034】このように、本実施例においては、映像信号を4相に周波数分割して4サンプルポイントの映像データを同時にデータ線に供給しており、スイッチS1,S2,…を制御するシフトレジスタ38の動作クロックをサンプル周波数の1/4にすることができる。このため、シフトレジスタ38の個数を増加させることなく、比较的低い動作クロックでデータ線数が多い高解像度の多品パネルを駆動することができる。すなわち、n相分割回路33によって映像信号をn分割すると、Xドライバ37に入力される映像信号の周波数帯域は1/nとなるので、狭帯域(約10MHz以下)の中耐圧CMOSで得

成したメドライパを使用することができる。また、メドライパ内には1個のシフトレジスタのみを設ければよく、信号総数を低減してスプリアスの発生を抑制することができる。また、メドライバの回路規模も縮小することができ、液晶パネルの大きさを小さくしてコストを低減することができる。

【0035】なお、EDTV及びHDTV放送の受像機等のように、ディジタル信号処理を必要とする装置に採用した場合には、A/D変換回路及びD/A変換回路を共用することができ、n相分割回路のみを追加することによって容易に構成することができる。

【0036】図6は本発明の他の実施例に採用される n 相分剖回路を示すブロック図である。本実施例は n 相分割回路をアナログ回路で構成したものであり、他の構成は図1の実施例と同様である。

【0037】映像信号は入力端子41を介して高速サンプルホールド回路42乃至45に与える。高速サンプルホールド回路42乃至45に与える。高速サンプルホールド回路42乃至45に与える。高速サンプルホークロックの"H"によって入力信号をサンプリングした信号をける。高速サンプルホールド回路42の出力はディレイ回路46乃至48を介してXドライパ37(図1参照)の入力端子11に与える。高速サンプルホールド回路43の出力はディレイ回路49、50を介して入力端子12に与え、高速サンプルホールド回路44の出力はディレイ回路51を介して入力端子13に与え、高速サンプルホールド回路45の出力はそのまま入力端子14に与える。ディレイ回路45の出力はそのまま入力端子14に与える。ディレイ可路46の上方は入力されたデータを図1表示部4の水平方向画素数に基づくサンプリング周波数の1周期だけ発速させて出力するようになっている。

【0038】次に、このように構成された実施例の動作について図7のタイミングチャートを参照して説明する。図7 (a) は図1表示部4の水平方向画素数に基づくサンプリングクロックを示し、図7 (b) 乃至(e) は夫々クロックA乃至クロックDを示している。

【0039】入力端子41を介して入力される映像信号は 高速サンプルホールド回路42乃至45に与える。高速サン ブルホールド回路42乃至45には夫々図7(b)乃至

(e)に示すクロックA乃至クロックDが与えられており、映像信号をサンブルクロックの"H"タイミングでサンブリングする。図7に示すように、クロックA乃至クロックDはサンブリングクロック(a)の1周期ずつ位相がずれており、高速サンプルホールド回路42乃至45によって、水平方向に連続した4サンプルポイントの映像データがサンブリングされる。こうして、映像信号は周波数成分が4相に分割される。

【0040】ディレイ回路46乃至48は高速サンプルホールド回路42からのサンプルデータをサンプリングクロック(a)の3周期だけ遅延させて入力端子 11 に与え、ディレイ回路49,50は高速サンプルホールド回路43から

のサンプルデータをサンプリングクロック(a)の2周期だけ遅延させて入力端子 12 に与える。ディレイ回路51は高速サンプルホールド回路44からのサンプルデータをサンプリングクロック(a)の1周期だけ遅延させて入力端子 13 に供給し、高速サンブルホールド回路45からのサンプルデータはそのまま入力端子 14 に与える。こうして、高速サンプルホールド回路42乃至45出力の時間軸は一致し、入力端子 11 乃至 14 には連続した 4ポイントの映像信号 P1 乃至 P4 が同時に入力される。

【0041】本実施例においても、図1の実施例と同様の効果が得られることは明らかである。

[0042]

【発明の効果】以上説明したように本発明によれば、シフトレジスタ回路の動作クロックをサンプリング周波数の1/nに低下させることができるので、シフトレジスタ数を増加させることなく高画素の液晶パネルを駆動することができるという効果を有する。

【図面の簡単な説明】

【図1】本免明に係る液晶表示装置の駆動回路の一実施 例を示すブロック図。

【図2】図1中のn相分割回路の具体的な構成を示すブ

ロック図。

【図3】図1中のXドライバ及び表示部の具体的な構成を示す説明図。

【図4】 実施例の動作を説明するためのタイミングチャート。

【図5】実施例の動作を説明するための説明図。

【図6】本発明の他の突施例を示すブロック図。

【図7】図6の実施例の動作を説明するためのタイミングチャート。

【図8】アクティブマトリクス方式の液晶パネルの構成 を示すブロック図。

【図9】図8中のXドライバ及び表示部の構成を具体的に示す説明図。

【図10】図8の液晶パネルの動作を説明するためのタイミングチャート。


【図11】従来の液晶表示装置の駆動回路を示す説明 図。

【図12】図11の従来例の動作を説明するためのタイミングチャート。


【符号の説明】

33… n 相分割回路、36…液晶パネル、37…X ドライバ


【図2】



(日日)




[図7]




(8)


[図3]




[図4]





[図12]




ITOH INTERNATIONAL PATENT OFFICE








【図9】







[図11]

